電線電纜網(wǎng) > 數(shù)據(jù) 高頻線纜 > LVDS-CABLE資料（完整版）
LVDS-CABLE資料 - 無(wú)圖版
linandrew --- 2007-12-28 14:21:13
1
附件為L(zhǎng)VDS-CABLE資料，給大家學(xué)習(xí)。
［管理員 在 2007-12-30 11:15:20 編輯過(guò)］
linandrew --- 2007-12-28 14:23:08
2
好資料送好學(xué)之人。
hxsght --- 2007-12-28 15:01:31
3
下載后,看了一下,覺(jué)得挺不錯(cuò)的,謝謝!
peter2007 --- 2007-12-28 15:44:44
4
LVDS是什么意思
felixxu --- 2007-12-30 15:52:10
5
LVDS（Low Voltage Differential Signaling)即低壓差分信號(hào)傳輸，是一種滿足當(dāng)今高性能數(shù)據(jù)傳輸應(yīng)用的新型技術(shù)。由于其可使系統(tǒng)供電電壓低至 2V，因此它還能滿足未來(lái)應(yīng)用的需要。此技術(shù)基于 ANSI/TIA/EIA-644 LVDS 接口標(biāo)準(zhǔn)。
ohwabob --- 2008-01-10 19:45:32
6
真是好東東
leehp --- 2008-01-14 13:52:20
7
請(qǐng)問(wèn)有沒(méi)有做CABLE,加工的,或RF CABLE加工的,有的話請(qǐng)回,TKS!!
leehp --- 2008-01-17 16:42:47
8
用電子線加工LVDS,絞距有沒(méi)有要求,TKS!
ohwabob --- 2008-01-21 10:07:38
9
請(qǐng)問(wèn)LVDS線上一般都用什么HOUSING
AAAA --- 2008-04-12 13:07:16
10
LVDS（Low Voltage Differential Signaling)即低壓差分信號(hào)傳輸，是一種滿足當(dāng)今高性能數(shù)據(jù)傳輸應(yīng)用的新型技術(shù)。由于其可使系統(tǒng)供電電壓低至 2V，因此它還能滿足未來(lái)應(yīng)用的需要。此技術(shù)基于 ANSI/TIA/EIA-644 LVDS 接口標(biāo)準(zhǔn)。
LVDS 技術(shù)擁有 330mV 的低壓差分信號(hào) (250mV MIN and 450mV MAX) 和快速過(guò)渡時(shí)間。 這可以讓產(chǎn)品達(dá)到自 100 Mbps 至超過(guò) 1 Gbps 的高數(shù)據(jù)速率。此外，這種低壓擺幅可以降低功耗消散，同時(shí)具備差分傳輸?shù)膬?yōu)點(diǎn)。
LVDS 技術(shù)用于簡(jiǎn)單的線路驅(qū)動(dòng)器和接收器物理層器件以及比較復(fù)雜的接口通信芯片組。通道鏈路芯片組多路復(fù)用和解多路復(fù)用慢速 TTL 信號(hào)線路以提供窄式高速低功耗 LVDS 接口。這些芯片組可以大幅節(jié)省系統(tǒng)的電纜和連接器成本，并且可以減少連接器所占面積所需的物理空間。
LVDS 解決方案為設(shè)計(jì)人員解決高速 I/O 接口問(wèn)題提供了新選擇。 LVDS 為當(dāng)今和未來(lái)的高帶寬數(shù)據(jù)傳輸應(yīng)用提供毫瓦每千兆位的方案。
更 先進(jìn)的總線 LVDS (BLVDS)是在LVDS 基礎(chǔ)上面發(fā)展起來(lái)的，總線 LVDS (BLVDS) 是基于 LVDS 技術(shù)的總線接口電路的一個(gè)新系列，專門用于實(shí)現(xiàn)多點(diǎn)電纜或背板應(yīng)用。它不同于標(biāo)準(zhǔn)的 LVDS，提供增強(qiáng)的驅(qū)動(dòng)電流，以處理多點(diǎn)應(yīng)用中所需的雙重傳輸。
BLVDS 具備大約 250mV 的低壓差分信號(hào)以及快速的過(guò)渡時(shí)間。這可以讓產(chǎn)品達(dá)到自 100 Mbps 至超過(guò) 1Gbps 的高數(shù)據(jù)傳輸速率。此外，低電壓擺幅可以降低功耗和噪聲至最小化。差分?jǐn)?shù)據(jù)傳輸配置提供有源總線的 +/-1V 共模范圍和熱插拔器件。
BLVDS 產(chǎn)品有兩種類型，可以為所有總線配置提供最優(yōu)化的接口器件。兩個(gè)系列分別是線路驅(qū)動(dòng)器和接收器 和串行器/解串器芯片組。
總 線 LVDS 可以解決高速總線設(shè)計(jì)中面臨的許多挑戰(zhàn)。 BLVDS 無(wú)需特殊的終端上拉軌。 它無(wú)需有源終端器件，利用常見(jiàn)的供電軌（3.3V 或 5V），采用簡(jiǎn)單的終端配置，使接口器件的功耗最小化，產(chǎn)生很少的噪聲，支持業(yè)務(wù)卡熱插拔和以 100 Mbps 的速率驅(qū)動(dòng)重載多點(diǎn)總線。 總線 LVDS 產(chǎn)品為設(shè)計(jì)人員解決高速多點(diǎn)總線接口問(wèn)題提供了一個(gè)新選擇。
附件：
摘 要：介紹了LVDS（低電壓差分信號(hào)）技術(shù)的原理和應(yīng)用，并討論了在單板和系統(tǒng)設(shè)計(jì)中應(yīng)用LVDS時(shí)的布線技巧。
關(guān)鍵詞： LVDS PCB設(shè)計(jì)
１ LVDS介紹
LVDS（Low Voltage Differential Signaling)是一種低擺幅的差分信號(hào)技術(shù)，它使得信號(hào)能在差分PCB線對(duì)或平衡電纜上以幾百M(fèi)bps的速率傳輸，其低壓幅和低電流驅(qū)動(dòng)輸出實(shí)現(xiàn)了低噪聲和低功耗。
幾十年來(lái)，5V供電的使用簡(jiǎn)化了不同技術(shù)和廠商邏輯電路之間的接口。然而，隨著集成電路的發(fā)展和對(duì)更高數(shù)據(jù)速率的要求，低壓供電成為急需。降低供電電壓不僅減少了高密度集成電路的功率消耗，而且減少了芯片內(nèi)部的散熱，有助于提高集成度。
減少供電電壓和邏輯電壓擺幅的一個(gè)極好例子是低壓差分信號(hào)（LVDS）。LVDS物理接口使用1.2V偏置提供400mV擺幅的信號(hào)（使用差分信號(hào)的原因是噪聲以共模的方式在一對(duì)差分線上耦合出現(xiàn)，并在接收器中相減從而可消除噪聲）。LVDS驅(qū)動(dòng)和接收器不依賴于特定的供電電壓，因此它很容易遷移到低壓供電的系統(tǒng)中去，而性能不變。作為比較，ECL和PECL技術(shù)依賴于供電電壓，ECL要求負(fù)的供電電壓，PECL參考正的供電電壓總線上電壓值（Vcc)而定。而ＧLVDS是一種發(fā)展中的標(biāo)準(zhǔn)尚未確定的新技術(shù)，使用500mV的供電電壓可提供250mV 的信號(hào)擺幅。不同低壓邏輯信號(hào)的差分電壓擺幅示于圖１。
LVDS在兩個(gè)標(biāo)準(zhǔn)中定義。IEEE P1596.3(1996年３月通過(guò))，主要面向SCI(Scalable Coherent Interface)，定義了LVDS的電特性，還定義了SCI協(xié)議中包交換時(shí)的編碼；ANSI/EIA/EIA-644(1995年11月通過(guò))，主要定義了LVDS的電特性，并建議了655Mbps的最大速率和1.823Gbps的無(wú)失真媒質(zhì)上的理論極限速率。在兩個(gè)標(biāo)準(zhǔn)中都指定了與物理媒質(zhì)無(wú)關(guān)的特性，這意味著只要媒質(zhì)在指定的噪聲邊緣和歪斜容忍范圍內(nèi)發(fā)送信號(hào)到接收器，接口都能正常工作。 LVDS具有許多優(yōu)點(diǎn)：①終端適配容易；②功耗低；③具有fail-safe特性確保可靠性；④低成本；⑤高速傳送。這些特性使得LVDS在計(jì)算機(jī)、通信設(shè)備、消費(fèi)電子等方面得到了廣泛應(yīng)用。
圖２給出了典型的LVDS接口，這是一種單工方式，必要時(shí)也可使用半雙工、多點(diǎn)配置方式，但一般在噪聲較小、距離較短的情況下才適用。每個(gè)點(diǎn)到點(diǎn)連接的差分對(duì)由一個(gè)驅(qū)動(dòng)器、互連器和接收器組成。驅(qū)動(dòng)器和接收器主要完成TTL信號(hào)和LVDS信號(hào)之間的轉(zhuǎn)換�；ミB器包含電纜、PCB上差分導(dǎo)線對(duì)以及匹配電阻。 LVDS驅(qū)動(dòng)器由一個(gè)驅(qū)動(dòng)差分線對(duì)的電流源組成通常電流為3.5mA)，LVDS接收器具有很高的輸入阻抗，因此驅(qū)動(dòng)器輸出的電流大部分都流過(guò) 100Ω的匹配電阻，并在接收器的輸入端產(chǎn)生大約350mA 的電壓。當(dāng)驅(qū)動(dòng)器翻轉(zhuǎn)時(shí)，它改變流經(jīng)電阻的電流方向，因此產(chǎn)生有效的邏輯″1″和邏輯″0″狀態(tài)。低擺幅驅(qū)動(dòng)信號(hào)實(shí)現(xiàn)了高速操作并減小了功率消耗，差分信號(hào)提供了適當(dāng)噪聲邊緣和功率消耗大幅減少的低壓擺幅。功率的大幅降低允許在單個(gè)集成電路上集成多個(gè)接口驅(qū)動(dòng)器和接收器。這提高了PCB板的效能，減少了成本。
不管使用的LVDS傳輸媒質(zhì)是PCB線對(duì)還是電纜，都必須采取措施防止信號(hào)在媒質(zhì)終端發(fā)生反射，同時(shí)減少電磁干擾。LVDS要求使用一個(gè)與媒質(zhì)相匹配的終端電阻（100±20Ω），該電阻終止了環(huán)流信號(hào)，應(yīng)該將它盡可能靠近接收器輸入端放置。LVDS驅(qū)動(dòng)器能以超過(guò)155.5Mbps的速度驅(qū)動(dòng)雙絞線對(duì)，距離超過(guò)１０ｍ。對(duì)速度的實(shí)際限制是：①送到驅(qū)動(dòng)器的TTL數(shù)據(jù)的速度；②媒質(zhì)的帶寬性能。通常在驅(qū)動(dòng)器側(cè)使用復(fù)用器、在接收器側(cè)使用解復(fù)用器來(lái)實(shí)現(xiàn)多個(gè) TTL信道和一個(gè)LVDS信道的復(fù)用轉(zhuǎn)換，以提高信號(hào)速率，降低功耗。并減少傳輸媒質(zhì)和接口數(shù)，降低設(shè)備復(fù)雜性。
LVDS接收器可以承受至少±1V的驅(qū)動(dòng)器與接收器之間的地的電壓變化。由于LVDS驅(qū)動(dòng)器典型的偏置電壓為+1.2V，地的電壓變化、驅(qū)動(dòng)器偏置電壓以及輕度耦合到的噪聲之和，在接收器的輸入端相對(duì)于接收器的地是共模電壓。這個(gè)共模范圍是：+0.2V～+2.2V。建議接收器的輸入電壓范圍為：0V～+ 2.4V。
２ LVDS系統(tǒng)的設(shè)計(jì)
LVDS系統(tǒng)的設(shè)計(jì)要求設(shè)計(jì)者應(yīng)具備超高速單板設(shè)計(jì)的經(jīng)驗(yàn)并了解差分信號(hào)的理論。設(shè)計(jì)高速差分板并不很困難，下面將簡(jiǎn)要介紹一下各注意點(diǎn)。
2.1 PCB板
(A）至少使用４層PCB板（從頂層到底層）：LVDS信號(hào)層、地層、電源層、TTL信號(hào)層；
（B）使TTL信號(hào)和LVDS信號(hào)相互隔離，否則TTL可能會(huì)耦合到LVDS線上，最好將TTL和LVDS信號(hào)放在由電源／地層隔離的不同層上；
（C）使LVDS驅(qū)動(dòng)器和接收器盡可能地靠近連接器的LVDS端；
（D）使用分布式的多個(gè)電容來(lái)旁路LVDS設(shè)備，表面貼電容靠近電源／地層管腳放置；
（E）電源層和地層應(yīng)使用粗線，不要使用50Ω布線規(guī)則；
（F）保持PCB地線層返回路徑寬而短；
（G）應(yīng)該使用利用地層返回銅線（gu9ound return wire）的電纜連接兩個(gè)系統(tǒng)的地層；
（H）使用多過(guò)孔(至少兩個(gè))連接到電源層(線)和地層(線)，表面貼電容可以直接焊接到過(guò)孔焊盤以減少線頭。
2.2 板上導(dǎo)線
（A）微波傳輸線（microstrip）和帶狀線（stripline）都有較好性能；
（B）微波傳輸線的優(yōu)點(diǎn)：一般有更高的差分阻抗、不需要額外的過(guò)孔；
（C）帶狀線在信號(hào)間提供了更好的屏蔽。
2.3 差分線
（A）使用與傳輸媒質(zhì)的差分阻抗和終端電阻相匹配的受控阻抗線，并且使差分線對(duì)離開(kāi)集成芯片后立刻盡可能地相互靠近（距離小于１０ｍｍ），這樣能減少反射并能確保耦合到的噪聲為共模噪聲；
（B）使差分線對(duì)的長(zhǎng)度相互匹配以減少信號(hào)扭曲，防止引起信號(hào)間的相位差而導(dǎo)致電磁輻射；
（C）不要僅僅依賴自動(dòng)布線功能，而應(yīng)仔細(xì)修改以實(shí)現(xiàn)差分阻抗匹配并實(shí)現(xiàn)差分線的隔離；
（D）盡量減少過(guò)孔和其它會(huì)引起線路不連續(xù)性的因素；
（E）避免將導(dǎo)致阻值不連續(xù)性的90°走線，使用圓弧或45°折線來(lái)代替；
（F）在差分線對(duì)內(nèi)，兩條線之間的距離應(yīng)盡可能短，以保持接收器的共模抑制能力。在印制板上，兩條差分線之間的距離應(yīng)盡可能保持一致，以避免差分阻抗的不連續(xù)性。
2.4 終端
（A）使用終端電阻實(shí)現(xiàn)對(duì)差分傳輸線的最大匹配，阻值一般在90～130Ω之間，系統(tǒng)也需要此終端電阻來(lái)產(chǎn)生正常工作的差分電壓；
（B）最好使用精度１～2%的表面貼電阻跨接在差分線上，必要時(shí)也可使用兩個(gè)阻值各為50Ω的電阻，并在中間通過(guò)一個(gè)電容接地，以濾去共模噪聲。
2.5 未使用的管腳
所有未使用的LVDS接收器輸入管腳懸空，所有未使用的LVDS和TTL輸出管腳懸空，將未使用的TTL發(fā)送／驅(qū)動(dòng)器輸入和控制／使能管腳接電源或地。
2.6 媒質(zhì)（電纜和連接器）選擇
（A）使用受控阻抗媒質(zhì)，差分阻抗約為100Ω，不會(huì)引入較大的阻抗不連續(xù)性；
（B）僅就減少噪聲和提高信號(hào)質(zhì)量而言，平衡電纜（如雙絞線對(duì)）通常比非平衡電纜好；
（C）電纜長(zhǎng)度小于0.5m時(shí)，大部分電纜都能有效工作，距離在0.5m～10m之間時(shí),CAT 3(Categiory 3)雙絞線對(duì)電纜效果好、便宜并且容易買到，距離大于10m并且要求高速率時(shí)，建議使用CAT 5雙絞線對(duì)。
2.7 在噪聲環(huán)境中提高可靠性設(shè)計(jì)
LVDS 接收器在內(nèi)部提供了可靠性線路，用以保護(hù)在接收器輸入懸空、接收器輸入短路以及接收器輸入匹配等情況下輸出可靠。但是，當(dāng)驅(qū)動(dòng)器三態(tài)或者接收器上的電纜沒(méi)有連接到驅(qū)動(dòng)器上時(shí)，它并沒(méi)有提供在噪聲環(huán)境中的可靠性保證。在此情況下，電纜就變成了浮動(dòng)的天線，如果電纜感應(yīng)到的噪聲超過(guò)LVDS內(nèi)部可靠性線路的容限時(shí)，接收器就會(huì)開(kāi)關(guān)或振蕩。如果此種情況發(fā)生，建議使用平衡或屏蔽電纜。另外，也可以外加電阻來(lái)提高噪聲容限，如圖3所示。圖中R1、R3是可選的外接電阻，用來(lái)提高噪聲容限，R2≈100Ω。
當(dāng)然，如果使用內(nèi)嵌在芯片中的LVDS收發(fā)器，由于一般都有控制收發(fā)器是否工作的機(jī)制，因而這種懸置不會(huì)影響系統(tǒng)。
LVDS 技術(shù)擁有 330mV 的低壓差分信號(hào) (250mV MIN and 450mV MAX) 和快速過(guò)渡時(shí)間。 這可以讓產(chǎn)品達(dá)到自 100 Mbps 至超過(guò) 1 Gbps 的高數(shù)據(jù)速率。此外，這種低壓擺幅可以降低功耗消散，同時(shí)具備差分傳輸?shù)膬?yōu)點(diǎn)。
LVDS 技術(shù)用于簡(jiǎn)單的線路驅(qū)動(dòng)器和接收器物理層器件以及比較復(fù)雜的接口通信芯片組。通道鏈路芯片組多路復(fù)用和解多路復(fù)用慢速 TTL 信號(hào)線路以提供窄式高速低功耗 LVDS 接口。這些芯片組可以大幅節(jié)省系統(tǒng)的電纜和連接器成本，并且可以減少連接器所占面積所需的物理空間。
LVDS 解決方案為設(shè)計(jì)人員解決高速 I/O 接口問(wèn)題提供了新選擇。 LVDS 為當(dāng)今和未來(lái)的高帶寬數(shù)據(jù)傳輸應(yīng)用提供毫瓦每千兆位的方案。
更 先進(jìn)的總線 LVDS (BLVDS)是在LVDS 基礎(chǔ)上面發(fā)展起來(lái)的，總線 LVDS (BLVDS) 是基于 LVDS 技術(shù)的總線接口電路的一個(gè)新系列，專門用于實(shí)現(xiàn)多點(diǎn)電纜或背板應(yīng)用。它不同于標(biāo)準(zhǔn)的 LVDS，提供增強(qiáng)的驅(qū)動(dòng)電流，以處理多點(diǎn)應(yīng)用中所需的雙重傳輸。
BLVDS 具備大約 250mV 的低壓差分信號(hào)以及快速的過(guò)渡時(shí)間。這可以讓產(chǎn)品達(dá)到自 100 Mbps 至超過(guò) 1Gbps 的高數(shù)據(jù)傳輸速率。此外，低電壓擺幅可以降低功耗和噪聲至最小化。差分?jǐn)?shù)據(jù)傳輸配置提供有源總線的 +/-1V 共模范圍和熱插拔器件。
BLVDS 產(chǎn)品有兩種類型，可以為所有總線配置提供最優(yōu)化的接口器件。兩個(gè)系列分別是線路驅(qū)動(dòng)器和接收器 和串行器/解串器芯片組。
總 線 LVDS 可以解決高速總線設(shè)計(jì)中面臨的許多挑戰(zhàn)。 BLVDS 無(wú)需特殊的終端上拉軌。 它無(wú)需有源終端器件，利用常見(jiàn)的供電軌（3.3V 或 5V），采用簡(jiǎn)單的終端配置，使接口器件的功耗最小化，產(chǎn)生很少的噪聲，支持業(yè)務(wù)卡熱插拔和以 100 Mbps 的速率驅(qū)動(dòng)重載多點(diǎn)總線。 總線 LVDS 產(chǎn)品為設(shè)計(jì)人員解決高速多點(diǎn)總線接口問(wèn)題提供了一個(gè)新選擇。
附件：
摘 要：介紹了LVDS（低電壓差分信號(hào)）技術(shù)的原理和應(yīng)用，并討論了在單板和系統(tǒng)設(shè)計(jì)中應(yīng)用LVDS時(shí)的布線技巧。
關(guān)鍵詞： LVDS PCB設(shè)計(jì)
１ LVDS介紹
LVDS（Low Voltage Differential Signaling)是一種低擺幅的差分信號(hào)技術(shù)，它使得信號(hào)能在差分PCB線對(duì)或平衡電纜上以幾百M(fèi)bps的速率傳輸，其低壓幅和低電流驅(qū)動(dòng)輸出實(shí)現(xiàn)了低噪聲和低功耗。
幾十年來(lái)，5V供電的使用簡(jiǎn)化了不同技術(shù)和廠商邏輯電路之間的接口。然而，隨著集成電路的發(fā)展和對(duì)更高數(shù)據(jù)速率的要求，低壓供電成為急需。降低供電電壓不僅減少了高密度集成電路的功率消耗，而且減少了芯片內(nèi)部的散熱，有助于提高集成度。
減少供電電壓和邏輯電壓擺幅的一個(gè)極好例子是低壓差分信號(hào)（LVDS）。LVDS物理接口使用1.2V偏置提供400mV擺幅的信號(hào)（使用差分信號(hào)的原因是噪聲以共模的方式在一對(duì)差分線上耦合出現(xiàn)，并在接收器中相減從而可消除噪聲）。LVDS驅(qū)動(dòng)和接收器不依賴于特定的供電電壓，因此它很容易遷移到低壓供電的系統(tǒng)中去，而性能不變。作為比較，ECL和PECL技術(shù)依賴于供電電壓，ECL要求負(fù)的供電電壓，PECL參考正的供電電壓總線上電壓值（Vcc)而定。而ＧLVDS是一種發(fā)展中的標(biāo)準(zhǔn)尚未確定的新技術(shù)，使用500mV的供電電壓可提供250mV 的信號(hào)擺幅。不同低壓邏輯信號(hào)的差分電壓擺幅示于圖１。
LVDS在兩個(gè)標(biāo)準(zhǔn)中定義。IEEE P1596.3(1996年３月通過(guò))，主要面向SCI(Scalable Coherent Interface)，定義了LVDS的電特性，還定義了SCI協(xié)議中包交換時(shí)的編碼；ANSI/EIA/EIA-644(1995年11月通過(guò))，主要定義了LVDS的電特性，并建議了655Mbps的最大速率和1.823Gbps的無(wú)失真媒質(zhì)上的理論極限速率。在兩個(gè)標(biāo)準(zhǔn)中都指定了與物理媒質(zhì)無(wú)關(guān)的特性，這意味著只要媒質(zhì)在指定的噪聲邊緣和歪斜容忍范圍內(nèi)發(fā)送信號(hào)到接收器，接口都能正常工作。 LVDS具有許多優(yōu)點(diǎn)：①終端適配容易；②功耗低；③具有fail-safe特性確保可靠性；④低成本；⑤高速傳送。這些特性使得LVDS在計(jì)算機(jī)、通信設(shè)備、消費(fèi)電子等方面得到了廣泛應(yīng)用。
圖２給出了典型的LVDS接口，這是一種單工方式，必要時(shí)也可使用半雙工、多點(diǎn)配置方式，但一般在噪聲較小、距離較短的情況下才適用。每個(gè)點(diǎn)到點(diǎn)連接的差分對(duì)由一個(gè)驅(qū)動(dòng)器、互連器和接收器組成。驅(qū)動(dòng)器和接收器主要完成TTL信號(hào)和LVDS信號(hào)之間的轉(zhuǎn)換�；ミB器包含電纜、PCB上差分導(dǎo)線對(duì)以及匹配電阻。 LVDS驅(qū)動(dòng)器由一個(gè)驅(qū)動(dòng)差分線對(duì)的電流源組成通常電流為3.5mA)，LVDS接收器具有很高的輸入阻抗，因此驅(qū)動(dòng)器輸出的電流大部分都流過(guò) 100Ω的匹配電阻，并在接收器的輸入端產(chǎn)生大約350mA 的電壓。當(dāng)驅(qū)動(dòng)器翻轉(zhuǎn)時(shí)，它改變流經(jīng)電阻的電流方向，因此產(chǎn)生有效的邏輯″1″和邏輯″0″狀態(tài)。低擺幅驅(qū)動(dòng)信號(hào)實(shí)現(xiàn)了高速操作并減小了功率消耗，差分信號(hào)提供了適當(dāng)噪聲邊緣和功率消耗大幅減少的低壓擺幅。功率的大幅降低允許在單個(gè)集成電路上集成多個(gè)接口驅(qū)動(dòng)器和接收器。這提高了PCB板的效能，減少了成本。
不管使用的LVDS傳輸媒質(zhì)是PCB線對(duì)還是電纜，都必須采取措施防止信號(hào)在媒質(zhì)終端發(fā)生反射，同時(shí)減少電磁干擾。LVDS要求使用一個(gè)與媒質(zhì)相匹配的終端電阻（100±20Ω），該電阻終止了環(huán)流信號(hào)，應(yīng)該將它盡可能靠近接收器輸入端放置。LVDS驅(qū)動(dòng)器能以超過(guò)155.5Mbps的速度驅(qū)動(dòng)雙絞線對(duì)，距離超過(guò)１０ｍ。對(duì)速度的實(shí)際限制是：①送到驅(qū)動(dòng)器的TTL數(shù)據(jù)的速度；②媒質(zhì)的帶寬性能。通常在驅(qū)動(dòng)器側(cè)使用復(fù)用器、在接收器側(cè)使用解復(fù)用器來(lái)實(shí)現(xiàn)多個(gè) TTL信道和一個(gè)LVDS信道的復(fù)用轉(zhuǎn)換，以提高信號(hào)速率，降低功耗。并減少傳輸媒質(zhì)和接口數(shù)，降低設(shè)備復(fù)雜性。
LVDS接收器可以承受至少±1V的驅(qū)動(dòng)器與接收器之間的地的電壓變化。由于LVDS驅(qū)動(dòng)器典型的偏置電壓為+1.2V，地的電壓變化、驅(qū)動(dòng)器偏置電壓以及輕度耦合到的噪聲之和，在接收器的輸入端相對(duì)于接收器的地是共模電壓。這個(gè)共模范圍是：+0.2V～+2.2V。建議接收器的輸入電壓范圍為：0V～+ 2.4V。
２ LVDS系統(tǒng)的設(shè)計(jì)
LVDS系統(tǒng)的設(shè)計(jì)要求設(shè)計(jì)者應(yīng)具備超高速單板設(shè)計(jì)的經(jīng)驗(yàn)并了解差分信號(hào)的理論。設(shè)計(jì)高速差分板并不很困難，下面將簡(jiǎn)要介紹一下各注意點(diǎn)。
2.1 PCB板
(A）至少使用４層PCB板（從頂層到底層）：LVDS信號(hào)層、地層、電源層、TTL信號(hào)層；
（B）使TTL信號(hào)和LVDS信號(hào)相互隔離，否則TTL可能會(huì)耦合到LVDS線上，最好將TTL和LVDS信號(hào)放在由電源／地層隔離的不同層上；
（C）使LVDS驅(qū)動(dòng)器和接收器盡可能地靠近連接器的LVDS端；
（D）使用分布式的多個(gè)電容來(lái)旁路LVDS設(shè)備，表面貼電容靠近電源／地層管腳放置；
（E）電源層和地層應(yīng)使用粗線，不要使用50Ω布線規(guī)則；
（F）保持PCB地線層返回路徑寬而短；
（G）應(yīng)該使用利用地層返回銅線（gu9ound return wire）的電纜連接兩個(gè)系統(tǒng)的地層；
（H）使用多過(guò)孔(至少兩個(gè))連接到電源層(線)和地層(線)，表面貼電容可以直接焊接到過(guò)孔焊盤以減少線頭。
2.2 板上導(dǎo)線
（A）微波傳輸線（microstrip）和帶狀線（stripline）都有較好性能；
（B）微波傳輸線的優(yōu)點(diǎn)：一般有更高的差分阻抗、不需要額外的過(guò)孔；
（C）帶狀線在信號(hào)間提供了更好的屏蔽。
2.3 差分線
（A）使用與傳輸媒質(zhì)的差分阻抗和終端電阻相匹配的受控阻抗線，并且使差分線對(duì)離開(kāi)集成芯片后立刻盡可能地相互靠近（距離小于１０ｍｍ），這樣能減少反射并能確保耦合到的噪聲為共模噪聲；
（B）使差分線對(duì)的長(zhǎng)度相互匹配以減少信號(hào)扭曲，防止引起信號(hào)間的相位差而導(dǎo)致電磁輻射；
（C）不要僅僅依賴自動(dòng)布線功能，而應(yīng)仔細(xì)修改以實(shí)現(xiàn)差分阻抗匹配并實(shí)現(xiàn)差分線的隔離；
（D）盡量減少過(guò)孔和其它會(huì)引起線路不連續(xù)性的因素；
（E）避免將導(dǎo)致阻值不連續(xù)性的90°走線，使用圓弧或45°折線來(lái)代替；
（F）在差分線對(duì)內(nèi)，兩條線之間的距離應(yīng)盡可能短，以保持接收器的共模抑制能力。在印制板上，兩條差分線之間的距離應(yīng)盡可能保持一致，以避免差分阻抗的不連續(xù)性。
2.4 終端
（A）使用終端電阻實(shí)現(xiàn)對(duì)差分傳輸線的最大匹配，阻值一般在90～130Ω之間，系統(tǒng)也需要此終端電阻來(lái)產(chǎn)生正常工作的差分電壓；
（B）最好使用精度１～2%的表面貼電阻跨接在差分線上，必要時(shí)也可使用兩個(gè)阻值各為50Ω的電阻，并在中間通過(guò)一個(gè)電容接地，以濾去共模噪聲。
2.5 未使用的管腳
所有未使用的LVDS接收器輸入管腳懸空，所有未使用的LVDS和TTL輸出管腳懸空，將未使用的TTL發(fā)送／驅(qū)動(dòng)器輸入和控制／使能管腳接電源或地。
2.6 媒質(zhì)（電纜和連接器）選擇
（A）使用受控阻抗媒質(zhì)，差分阻抗約為100Ω，不會(huì)引入較大的阻抗不連續(xù)性；
（B）僅就減少噪聲和提高信號(hào)質(zhì)量而言，平衡電纜（如雙絞線對(duì)）通常比非平衡電纜好；
（C）電纜長(zhǎng)度小于0.5m時(shí)，大部分電纜都能有效工作，距離在0.5m～10m之間時(shí),CAT 3(Categiory 3)雙絞線對(duì)電纜效果好、便宜并且容易買到，距離大于10m并且要求高速率時(shí)，建議使用CAT 5雙絞線對(duì)。
2.7 在噪聲環(huán)境中提高可靠性設(shè)計(jì)
LVDS 接收器在內(nèi)部提供了可靠性線路，用以保護(hù)在接收器輸入懸空、接收器輸入短路以及接收器輸入匹配等情況下輸出可靠。但是，當(dāng)驅(qū)動(dòng)器三態(tài)或者接收器上的電纜沒(méi)有連接到驅(qū)動(dòng)器上時(shí)，它并沒(méi)有提供在噪聲環(huán)境中的可靠性保證。在此情況下，電纜就變成了浮動(dòng)的天線，如果電纜感應(yīng)到的噪聲超過(guò)LVDS內(nèi)部可靠性線路的容限時(shí)，接收器就會(huì)開(kāi)關(guān)或振蕩。如果此種情況發(fā)生，建議使用平衡或屏蔽電纜。另外，也可以外加電阻來(lái)提高噪聲容限，如圖3所示。圖中R1、R3是可選的外接電阻，用來(lái)提高噪聲容限，R2≈100Ω。
當(dāng)然，如果使用內(nèi)嵌在芯片中的LVDS收發(fā)器，由于一般都有控制收發(fā)器是否工作的機(jī)制，因而這種懸置不會(huì)影響系統(tǒng)。
yzcc2008 --- 2008-04-13 09:32:26
11
felixxu:
LVDS（Low Voltage Differential Signaling)即低壓差分信號(hào)傳輸，是一種滿足當(dāng)今高性能數(shù)據(jù)傳輸應(yīng)用的新型技術(shù)。由于其可使系統(tǒng)供電電壓低至 2V，因此它還能滿足未來(lái)應(yīng)用的需要。此技術(shù)基于 ANSI/TIA/EIA-644 LVDS 接口標(biāo)準(zhǔn)。
專業(yè)。
JOHNNYDONG --- 2008-06-06 13:00:11
12
根本就不知道是什么內(nèi)容,無(wú)法判斷,不知道會(huì)不會(huì)被騙!
elwin --- 2008-06-19 19:26:43
13
對(duì)絞線的絞距一般是6mm,也有的客戶要5mm的，絞線一般都是自己加工絞
zhangjia --- 2008-06-27 16:21:21
14
好東西
elwin --- 2008-07-01 10:06:23
15
對(duì)于LVDS CABLE我們公司專業(yè)做的，有什么問(wèn)題盡量可以提。一般用的HSG均是JST，HRS，JAE的；
如FI-X系列都比較多，F(xiàn)I-X30H，F(xiàn)I-X30HL，F(xiàn)I-X30EHL，F(xiàn)X-51EHL等
DF9-31V，DF9-41V等
cnvito --- 2009-05-18 14:33:46
16
好慘啊，不夠錢
cnvito --- 2009-05-18 14:36:08
17
差分阻抗是多少？
lenncy --- 2009-05-19 11:52:05
18
好貴啊。
lenncy --- 2009-06-10 10:31:22
19
下載完了，再頂一下。
小龜龜 --- 2009-06-10 16:31:29
20
強(qiáng)
不錯(cuò)的資訊
bbhl --- 2009-07-16 16:32:59
21
好東西！多謝了�。�
wuyuanbing --- 2009-07-16 19:19:32
22
做它個(gè)100Ohm的，呵呵差分阻抗是多少？
temsent --- 2009-07-27 13:37:49
23
謝謝樓主��！
lingdian --- 2009-08-14 13:44:36
24
沒(méi)錢又是下不了~~
liyong --- 2009-08-16 18:43:10
25
現(xiàn)在我接觸的LVDS是焊接式的，PITCH 0.5MM和1.0MM兩種，上張圖！
liyong --- 2009-08-16 18:46:01
26
linkboy --- 2009-09-19 18:54:07
27
LVDS 復(fù)雜哦
xihuanxian --- 2009-09-27 20:33:09
28
貴得一塌糊涂！
squwer110 --- 2009-09-30 16:32:56
29
10樓的大蝦的解釋好專業(yè)啊，謝謝分享
i1521 --- 2009-10-14 08:35:14
30
能下載么？
i1521 --- 2009-10-14 08:37:49
31
需金錢數(shù)太多，唉，無(wú)法使用，再好的資料，我也只能望之興嘆
LGK --- 2009-10-26 16:02:53
32
LVDS是什么意思
wuwei1 --- 2009-12-15 17:02:39
33
能不能發(fā)份到我郵箱啊，下不起，郵箱：wfswty@163.com
andyandy --- 2009-12-16 09:34:30
34
有沒(méi)誰(shuí)有FFC介紹的資料呢？
zmztj --- 2009-12-30 16:14:31
35
LVDS（Low Vo
隨著集成電路的發(fā)展和對(duì)更高數(shù)據(jù)速率的要求，低壓供電成為急需。降低供電電壓不僅減少了高密度集成電路的功率消耗，而且減少了芯片內(nèi)部的散熱，有助于提高集成度。故
① 差分傳送特性可以提供較好的共模噪聲抑制能力；
② 終端適配容易；
③ 功耗低；
④ 具有fail-safe特性確保可靠性；
⑤ 低成本；
⑥ 高速傳送。
正是由于上述優(yōu)點(diǎn)，
yzming --- 2010-01-06 20:58:00
36
真是好東東
yexinyu --- 2010-02-08 11:27:37
37
樓主發(fā)份給我吧，yangzeng@sohu.com
xujun1207 --- 2010-02-09 15:54:11
38
我們廠去年就開(kāi)始生產(chǎn)LVDS的連接線了,但苦于沒(méi)有培訓(xùn)教材,謝謝樓主分亨精神……
王河 --- 2010-02-10 09:54:28
39
真是好東西,可惜,要價(jià)有點(diǎn)高啊......下載不了......
廣意通訊 --- 2010-02-11 15:57:35
40
簡(jiǎn)直是亂談情，請(qǐng)發(fā)電有意義的資料。騙了我80多金幣
IJXXIADX --- 2010-03-30 20:42:42
41
好東東。
asbsa --- 2010-05-17 18:53:56
42
謝謝~有下有推
asbsa --- 2010-05-17 18:58:53
43
謝謝~~有下有推
asbsa --- 2010-05-17 18:59:50
44
好東西~謝謝了
wangzhong8 --- 2010-05-19 11:32:57
45
好資料送好學(xué)之人?就是太貴了
liulei4315 --- 2010-05-20 11:14:07
46
是不是電纜方面的資料？？
VOTOMS --- 2010-08-03 19:10:02
47
超想要的,可惜金幣不足.
eedckb --- 2010-08-24 18:46:05
48
好東東,但沒(méi)有金幣.下不了.
能否發(fā)一份到eedckb@163.com里 謝謝!
xuhunhun --- 2010-08-27 15:49:22
49
這么貴啊，頂咯
winkeyraki --- 2010-08-29 22:17:39
50
好東西，可是沒(méi)有金幣啊
winkeyraki --- 2010-08-29 22:38:54
51
終于下來(lái)了，牛人牛資料
kevinhp --- 2010-10-12 11:57:16
52
這個(gè)不知道能不能下載，要錢呀！
是一個(gè)好東東，我們就是做NB CABLE的
10686929 --- 2010-10-12 23:58:13
53
不知注冊(cè)好了沒(méi)有？ 試試看了
417370818 --- 2010-11-06 08:19:32
54
有沒(méi)有很全的資料呢
guangxi --- 2011-08-07 20:40:35
55
都需要金幣呀!希望有免費(fèi)的
yangqad --- 2011-08-15 16:37:52
56
我是做CABLE加工的, 工廠目前生產(chǎn)的產(chǎn)品有HDMI , USB, AV CABLE及同軸細(xì)線CALBE(LVDS)等.
如有需要請(qǐng)聯(lián)系:
楊爭(zhēng)鳴
QQ: 664828513
E-MAIL: y.zming@yeah.net
andyandy --- 2011-11-24 15:02:38
57
下了，但是實(shí)在是太貴了。
andyandy --- 2011-11-24 15:04:30
58
資料還不錯(cuò)，可以學(xué)習(xí)一下，但文字太多，如果能夠加多一些圖片作說(shuō)明，則會(huì)是更好。
另外，就是太貴了一點(diǎn)。
eng145 --- 2011-11-29 17:09:55
59
好東東！
magus --- 2012-02-03 15:10:34
60
金幣不夠，求樓主發(fā)一份LVDS的資料給我，十分感謝！
Ideal --- 2012-02-04 09:20:20
61
虛心學(xué)習(xí)來(lái)了！
herojian --- 2012-02-20 12:39:23
62
誰(shuí)有LVDS組裝相關(guān)的資料分享下，謝謝了
sanQ --- 2014-11-14 15:37:37
63
好玩意