1
影響EMC的因數(shù)
降低雜訊的技術(shù)
防止干擾有三種方法：
1． 抑制源發(fā)射。
2． 使耦合通路盡可能地?zé)o效。
3． 使接收器對發(fā)射的敏感度儘量小。
下面介紹板級降噪技術(shù)。板級降噪技術(shù)包括板結(jié)構(gòu)、線路安排和濾波。
板結(jié)構(gòu)降噪技術(shù)包括：
* 採用地和電源平板
* 平板面積要大,以便為電源去耦提供低阻抗
* 使表面導(dǎo)體最少
* 採用窄線條（4到8密耳）以增加高頻阻尼和降低電容耦合
* 分開數(shù)位、類比、接收器、發(fā)送器地/電源線
* 根據(jù)頻率和類型分隔PCB上的電路
* 不要切痕PCB,切痕附近的線跡可能導(dǎo)致不希望的環(huán)路
* 採用多層板密封電源和地板層之間的線跡
* 避免大的開環(huán)板層結(jié)構(gòu)
* PCB聯(lián)接器接機(jī)殼地,這為防止電路邊界處的輻射提供遮罩
* 採用多點接地使高頻地阻抗低
* 保持地引腳短於波長的1/20,以防止輻射和保證低阻抗線路安排降噪技術(shù)包括用45。而不是90。線跡轉(zhuǎn)向,90。轉(zhuǎn)向會增加電容並導(dǎo)致傳輸線特性阻抗變化
* 保持相鄰激勵線跡之間的間距大於線跡的寬度以使串?dāng)_最小
* 時鐘信號環(huán)路面積應(yīng)儘量小
* 高速線路和時鐘信號線要短和直接連接
* 敏感的線跡不要與傳輸高電流快速開關(guān)轉(zhuǎn)換信號的線跡並行
* 不要有浮空數(shù)位輸入,以防止不必要的開關(guān)轉(zhuǎn)換和雜訊產(chǎn)生
* 避免在晶振和其他固有雜訊電路下面有供電線跡
* 相應(yīng)的電源、地、信號和回路線跡要平行以消除雜訊
* 保持時鐘線、匯流排和片使能與輸入/輸出線和連接器分隔
* 路線時鐘信號正交I/O信號
* 為使串?dāng)_最小,線跡用直角交叉和散置地線
* 保護(hù)關(guān)鍵線跡（用4密耳到8密耳線跡以使電感最小,路線緊靠地板層,板層之間夾層結(jié)構(gòu),保護(hù)夾層的每一邊都有地）
濾波技術(shù)包括：
* 對電源線和所有進(jìn)入PCB的信號進(jìn)行濾波
* 在IC的每一個點原引腳用高頻低電感陶瓷電容（
* 旁路類比電路的所有電源供電和基準(zhǔn)電壓引腳
* 旁路快速開關(guān)器件
* 在器件引線處對電源/地去耦
* 用多級濾波來衰減多頻段電源雜訊
其他降噪設(shè)計技術(shù)有：
* 把晶振安裝嵌入到板上並接地
* 在適當(dāng)?shù)牡胤郊诱谡?/SPAN>
* 用串聯(lián)終端使諧振和傳輸反射最小,負(fù)載和線之間的阻抗失配會導(dǎo)致信號部分反射,反射包括暫態(tài)擾動和過沖,這會產(chǎn)生很大的EMI
* 安排鄰近地線緊靠信號線以便更有效地阻止出現(xiàn)電場
* 把去耦線驅(qū)動器和接收器適當(dāng)?shù)胤胖迷诰o靠實際的I/O介面處,這可降低到PCB其他電路的耦合,並使輻射和敏感度降低
* 對有干擾的引線進(jìn)行遮罩和絞在一起以消除PCB上的相互耦合
* 在感性負(fù)載上用箝位元二極體
EMC是DSP系統(tǒng)設(shè)計所要考慮的重要問題,應(yīng)採用適當(dāng)?shù)慕翟爰夹g(shù)使DSP系統(tǒng)符合EMC要求
( 資源共享能不下載盡量不花費大家金幣)
2
設(shè)計時可以看看的,頂?shù)角懊婀⿻䥺T們參考吧!
3
好象是電子方面的。