1
一般LVDS的傳輸系統(tǒng)由FPGA加上LVDS的Serdes芯片組成， LVDS的Serializer芯片把FPGA的多路并行數(shù)據(jù)通過(guò)時(shí)分復(fù)用的方法變成較少路數(shù)、較高速率的串行LVDS信號(hào)進(jìn)行傳輸，接收端的de-Serializer芯片再把接收到的串行LVDS信號(hào)解成多路并行數(shù)據(jù)。對(duì)于LVDS系統(tǒng)的測(cè)試，主要涉及以下幾個(gè)方面： 1.FPGA內(nèi)部邏輯和并行接口測(cè)試，用于保證數(shù)據(jù)處理和控制的正確性；2.高速串行LVDS信號(hào)質(zhì)量測(cè)試，用于保證LVDS信號(hào)的正確傳輸；3.高速互連電纜和PCB的阻抗測(cè)試，用于保證傳輸鏈路的信號(hào)完整性；4.系統(tǒng)誤碼率測(cè)試，用于驗(yàn)證系統(tǒng)實(shí)際傳輸?shù)恼`碼率；
［a23defg 在 2013-5-29 9:30:06 編輯過(guò)］